您似乎禁用了您浏览器中的JavaScript功能。本网页上的某些功能需要登录后才能使用。

TMS320C5533AZAYA05

Name: Texas Instruments TMS320C5533AZAYA05
Brand: Texas Instruments
SKU: 595-S320C5533AZAYA05
Price: 50.22 RMB
Availability: InStock

图像仅供参考
请参阅产品规格

Mouser编号：

595-S320C5533AZAYA05

制造商编号：

TMS320C5533AZAYA05

制造商：

Texas Instruments

说明：

数字信号处理器和控制器 - DSP, DSC Low power C55x fixed point DSP- up to 10

数据表:

TMS320C5533AZAYA05 数据表

ECAD模型:

下载免费库加载程序，将此文件转换，以供您的ECAD工具使用。了解详情。

更多信息

了解Texas Instruments TMS320C5533AZAYA05详情

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

产品属性	属性值	选择属性
制造商:	Texas Instruments
产品种类:	数字信号处理器和控制器 - DSP, DSC
RoHS:
产品:	DSPs
核心:	C55x
内核数量:	1 Core
最大时钟频率:	50 MHz
封装 / 箱体:	BGA-144
程序存储器大小:	64 kB
数据 RAM 大小:	128 kB
工作电源电压:	1.05 V
系列:	TMS320C5533
安装风格:	SMD/SMT
最小工作温度:	- 40 C
最大工作温度:	+ 85 C
封装:	Tray
商标:	Texas Instruments
数据 ROM 大小:	128 kB
开发套件:	TMDX5535EZDSP
I/O 电压:	1.8 V to 3.3 V
说明书类型:	Fixed Point
接口类型:	I2C, I2S, SPI, UART
湿度敏感性:	Yes
计时器/计数器数量:	3 x 32 bit
产品类型:	DSP - Digital Signal Processors & Controllers
工厂包装数量:	160
子类别:	Embedded Processors & Controllers
电源电压-最大:	1.15 V
电源电压-最小:	998 mV
看门狗计时器:	Watchdog Timer

找到的产品:

要显示类似产品，至少选中一个复选框

要显示该类别下的类似产品，请至少选中上方的一个复选框。

已选择的属性: 0

筛选文档:

数据表

TMS320C5533AZAYA05 数据表

Application Notes

Using the TMS320C5545/35/34/33/32 Bootloader (Rev. D)

PCN

此功能要求启用JavaScript。

合规代码

USHTS:: 8542310035
TARIC:: 8542319000
ECCN:: 3A991.a.2

原产地分类

原产国:: 菲律宾
组装原产国/地区:: 不可用
扩散国家:: 不可用

发货时，国家/地区可能会发生变化。

处理器

Texas Instruments处理器提供成套组合、可靠软件以及全球支持，是行业领先的汽车和工业解决方案。TI致力于改进和优化如今的处理器，以满足未来汽车和工业应用对智能、性能和成本的要求。可扩展硬件和软件平台采用通用代码，因此设计人员能够无缝重用以及跨设备迁移，从而保护未来投资。

TMS320C553x Fixed-Point DSPs

Texas Instruments TMS320C553x Fixed-Point Digital Signal Processors (DSPs) are designed for low-power applications and based on the TMS320C55x DSPC55x DSP generation CPU processor core. The architecture achieves high performance and low power through increased parallelism and total focus on power savings. TI TMS320C553x DSPs support an internal bus structure composed of one program bus, one 32-bit data read bus and two 16-bit data read buses, two 16-bit data write buses, and additional buses dedicated to peripheral and DMA activity. These buses provide the ability to perform up to four 16-bit data reads and two 16-bit data writes in a single cycle.