特性
- 两个增强型SHARC+®高性能浮点
内核 - 每个SHARC+®内核高达500MHz
- 每个内核最多有3Mb (384kB) L1 SRAM存储器,支持奇偶校验,
- 可配置为缓存(可选功能)
支持32位、40位和64位浮点 - 32位定点
- 字节、短字、字、长字寻址
- ARM Cortex-A5内核
- 500MHz/800DMIPS,支持NEON/VFPv4-D16/Jazelle
- 支持奇偶校验的32kB L1指令缓存/支持奇偶校验的32kB L1数据缓存
- 支持奇偶校验的256kB L2缓存
- 强大的DMA系统
- 片上存储器保护
- 集成安全性能
- 17mm × 17mm 400焊球CSP_BGA和176引脚LQFP_EP封装,符合RoHS指令
- 在汽车应用温度范围内的系统功耗低
- 加密硬件加速器
- 快速安全引导,支持IP保护
- 支持ARM TrustZone加速器
- 存储器
- 最多1MB的大容量片上L2 SRAM,具有ECC保护功能
- 一个针对低系统功耗而优化的L3接口,
- 提供与DDR3(支持1.5V DDR3L器件)、
- DDR2或LPDDR1 SDRAM器件相连的16位接口
框图
了解详情
发布日期: 2018-12-28
| 更新日期: 2023-02-14

