特性
- LP-HCSL输出
- 与9ZXL1550B时钟缓冲器引脚兼容
- 9个可选SMBus地址,用于多个器件共享同一个SMBus段
- PLL带宽的硬件/SMBus控制和旁路
- 可选锁相环 (PLL) 带宽可最大限度地降低级联PLL拓扑中的抖动峰值
- 扩频兼容轨道扩展输入时钟,用于降低EMI
- 每个输出的软件控制均为SMBus OE位
规范
- 逐周期抖动:< 50ps
- 输出至输出偏移:< 50ps
- 输入至输出延迟固定在0ps
- 输入至输出延迟变化:< 50ps
- PCle Gen4附加相位抖动低于53fs rms
- DB2000Q附加相位抖动低于80fs rms
应用
- 服务器
- 存储
- 网络
- 固态显示 (SSD)
9ZXL1550D框图
发布日期: 2018-07-09
| 更新日期: 2023-02-01

