您似乎禁用了您浏览器中的JavaScript功能。本网页上的某些功能需要登录后才能使用。

AS4C128M32MD2A-25BIN

Name: Alliance Memory AS4C128M32MD2A-25BIN
Brand: Alliance Memory
SKU: 913-4C12832MD2A25BIN
Price: 352.09 RMB
Availability: OutOfStock

图像仅供参考
请参阅产品规格

Mouser编号：

913-4C12832MD2A25BIN

制造商编号：

AS4C128M32MD2A-25BIN

制造商：

Alliance Memory

说明：

动态随机存取存储器 LPDDR2, 4G, 128M X 32, 1.2V, 134 BALL BGA, 400MHZ, Industrial TEMP - Tray

数据表:

AS4C128M32MD2A-25BIN 数据表 (PDF)

ECAD模型:

下载免费库加载程序，将此文件转换，以供您的ECAD工具使用。了解详情。

更多信息

了解Alliance Memory AS4C128M32MD2A-25BIN详情

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

产品属性	属性值	选择属性
制造商:	Alliance Memory
产品种类:	动态随机存取存储器
RoHS:
类型:	SDRAM Mobile - LPDDR2
存储容量:	4 Gbit
数据总线宽度:	32 bit
最大时钟频率:	400 MHz
封装 / 箱体:	FBGA-134
组织:	128 M x 32
访问时间:	5.5 ns
电源电压-最小:	1.14 V
电源电压-最大:	1.95 V
最小工作温度:	- 40 C
最大工作温度:	+ 85 C
系列:	AS4C128M32MD2A-25
封装:	Tray
商标:	Alliance Memory
湿度敏感性:	Yes
安装风格:	SMD/SMT
产品类型:	DRAM
工厂包装数量:	168
子类别:	Memory & Data Storage
电源电流—最大值:	130 mA
单位重量:	2.191 g

找到的产品:

要显示类似产品，至少选中一个复选框

要显示该类别下的类似产品，请至少选中上方的一个复选框。

已选择的属性: 0

筛选文档:

数据表

AS4C128M32MD2A-25BIN 数据表 (PDF)

REACH Declaration (PDF)

合规代码

CNHTS:: 8542329010
CAHTS:: 8542320020
USHTS:: 8542320036
MXHTS:: 8542320201
ECCN:: EAR99

原产地分类

原产国:: 中国台湾
组装原产国/地区:: 中国台湾
扩散国家:: 中国台湾

发货时，国家/地区可能会发生变化。

DDR2 SDRAM

Alliance Memory DDR2 SDRAM is designed to comply with DDR2 SDRAM key features. Features such as posted CAS# with additive latency, Write latency=Read latency -1, and On-Die Termination (ODT). All of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with a pair of bidirectional strobes (DQS and DQS#) in a source synchronous fashion. The address bus is used to convey row, column, and bank address information in RAS #, CAS# multiplexing style.

低功耗DDR2 SDRAM

Alliance Memory低功耗DDR2 SDRAM是高速CMOS和动态存取存储器，内部配置为8内存库存储设备。DDR2 SDRAM具备4位预取DDR架构、可编程读写延迟、温度补偿自刷新 (TCSR) 和时钟停止功能。DDR2 SDRAM通过在命令/地址 (CA) 总线上采用双字节速率架构减少了系统内的输入引脚数量。该CA总线用于传输地址、命令和内存库信息。 DDR2 SDRAM 还可通过在DQ （双向/差分数据总线）引脚上采用双字节速率架构实现高速运行。