特性
- 设计符合JEDEC® JESD204C.1标准
- 支持AMD Versal™自适应SoC上的GTY、GTYP和GTM(仅NRZ)收发器
- 支持AMD UltraScale+™和AMD UltraScale™设备上的GTH和GTY收发器
- 每个芯体最多支持八条通道,使用多个芯体时可支持更多通道数
- 支持64B66B和8B10B链路层
- 支持64B66B链路层的FEC编码(TX)和解码(RX)
- 支持64B66B链路层的CRC-12、CMD和FEC元数据模式
- 支持64B66B链路层的子类0和1,以及8B10B链路层的子类0、1和2
- 与Versal自适应SoC收发器向导配合使用时,可为UltraScale和UltraScale+设备的多功能自适应SoC和JESD204_PHY芯体提供物理层和数据链路层功能(注意:JESD204C芯体直接使用Versal自适应SoC收发器向导,不再需要JESD204_PHY)
- AXI4-Lite配置接口
- AXI4-Stream数据和命令接口
- 支持使用JESD204_PHY芯体或Versal自适应SoC收发器向导在TX和RX内核之间共享收发器
发布日期: 2026-06-23
| 更新日期: 2026-07-08

