返回Analog Devices Inc.

Analog Devices Inc. ADF4196小数N PLL频率合成器

Analog Devices ADF4196小数N PLL频率合成器可在无线接收器和发射器的上变频和下变频部分实现本振(LO)。 ADF4196的设计可满足基站的GSM/EDGE锁定时间要求。 其快速建立功能使ADF4196非常适合用于脉冲多普勒雷达应用。 该设计包括一个低噪声数字鉴频鉴相器(PFD)和一个精密差分电荷泵。 ADF419的差分放大器可将差分电荷泵的输出转换为外部压控振荡器(VCO)的单端电压。 Σ-Δ型小数插值器与N分频器一起使用，能够实现可编程模数小数N分频。 如果频率合成器与VCO和外部环路滤波器一起使用，则设计人员可以实现完整的锁相环(PLL)。 ADF419的开关结构确保PLL能在GSM时隙保护期间内建立。 该开关结构无需第二个PLL及相关的隔离开关。 与以前的乒乓式GSM PLL结构相比，这种小数N PLL结构能降低复杂度，减小PCB面积，并减少屏蔽和特性测试工作。

The ADF419 features a switching architecture that ensures that the PLL settles within the GSM time-slot guard period. This switching architecture eliminates the need for a second PLL and associated isolation switches. As a result, the fractional-N PLL architecture decreases the complexity, PCB area, shielding, and characterization compared to previous ping-pong GSM PLL architectures.
 

特性

  • Fast settling, fractional-N PLL architecture
  • Single PLL replaces ping-pong synthesizers
  • Frequency hop across GSM band in 5μs with phase settled within 20μs
  • 1 degree rms phase error at 4GHz RF output
  • Digitally programmable output phase
  • RF input range up to 6GHz
  • 3-wire serial interface
  • On-chip, low-noise differential amplifier
  • −216dBc/Hz phase noise figure of merit

应用

  • GSM/EDGE base stations
  • PHS base stations
  • Pulse-Doppler radar
  • Instrumentation and test equipment
  • Beam-forming/phased array systems

Functional Block Diagram

Analog Devices Inc. ADF4196小数N PLL频率合成器
发布日期: 2017-02-24 | 更新日期: 2022-03-11