Altera Stratix® V版DSP开发套件

Altera Stratix® V版DSP开发套件是全面的设计环境，包括开发Stratix V GS FPGA设计所需的硬件和软件。设计人员可以测试Altera经过优化的可变精度数字信号处理 (DSP) 模块，并采用基于模型的高级流程开发DSP算法。他们可以测试FPGA收发器I/O (10Gbps+) 的信号质量，并开发和测试PCI Express® (PCIe) 3.0设计。设计人员可以开发和测试由SyncFlash、DDR3和QDRII+组成的存储器子系统。该开发套件支持使用嵌入式75Ω 3G SDI收发器开发和测试SDI，并利用Nios® II处理器和外部存储器开发嵌入式设计。设计人员可以利用三速以太网MegaCore®和外部RJ-45插孔开发和测试网络设计，并使用10Gbps和40Gbps以太网MAC MegaCore和QSFP光接口开发和测试光网络设计。设计人员还可以使用时钟控制GUI测量FPGA的功耗并控制12个不同的可编程时钟振荡器。