Lattice Semiconductor CertusPro™-NX通用低功耗FPGA
Lattice Semiconductor CertusPro™-NX通用低功耗FPGA具有多达8个SERDES通道,每通道支持高达10.3Gbps电流,封装范围为9mm2 至27 mm 2。CertusPro-NX FPGAs设有高达7.3Mb的片上存储器,支持LPDDR4。Lattice Nexus平台器件采用28nm FD-SOI技术,具有低软误差率 (SER),因此具有同类领先的功率效率和高可靠性。设计安全性包含ECDSA比特流身份验证,以及稳健的AES-256加密。Lattice Semiconductor CertusPro-NX通用低功耗FPGA可用于商业、工业和汽车(符合AEC-Q100标准)温度等级。特性
- 可编程架构
- 逻辑单元:50k至100k
- sysDSP™模块中96x至156x乘法器 (18×18)
- 3.8Mb至7.3Mb嵌入式存储器(包括EBR和LRAM)
- 170x至299x可编程sysI/O(高性能和宽范围I/O)
- 可编程sysI/O,设计用于支持各种接口
- 底部I/O组支持高性能(HP) I/O
- 支持高达1.8V VCCIO
- 支持混合电压(1.0V、1.2V、1.5V和1.8V)
- 高达1.5Gbps的高速差分
- 支持LVDS、软D-PHY发射器 (Tx)/接收器 (Rx)、LVDS 7:1 Tx/Rx、SLVS Tx/Rx、subLVDS Rx
- 支持SGMII(Gb以太网)
- 2个通道 (Tx/Rx)(1.25Gbps时)
- 专用DDR3/DDR3L和LPDDR2/LPDDR4内存支持,具有DQS逻辑、高达1066Mbps数据速率和×64位数据宽度
- 左、右和顶部I/O组支持宽范围(WR) I/O
- 支持高达3.3V VCCIO
- 支持混合电压(1.2V、1.5V、1.8V、2.5V和3.3V)
- 可编程转换率(慢速、中等和快速)
- 受控阻抗模式
- 支持仿真LVDS
- 支持热插座
- 底部I/O组支持高性能(HP) I/O
- 嵌入式SerDes
- 每通道625Mbps至10.3125Gbps,多达8个通道
- 支持多种协议PC
- 支持PCIe硬IP
- 第一代、第二代和第三代
- 端点和根复合体
- 多功能,多达4个功能
- 多达4个通道
- 以太网
- 10.3125Gbps时为10GBASE-R
- SGMII (1.25Gbps和2.5Gbps)
- XAUI每通道3.125Gbps
- SLVS-EC(1.25Gbps、2.5Gbps和5Gbps时)
- DP/eDP:1.62Gbps (RBR), 2.7Gbps (HBR), 5.4Gbps (HBR2), 8.1Gbps (HBR3)
- CoaXPress:1.25Gbps、2.5Gbps、3.125Gbps、5Gbps和6.25Gbps
- 通用8b10b(多数据速率)
- 仅SerDes模式支持直接连接FPGA逻辑的8位或10位接口
- 低功耗、高性能模式
- 用户可选
- 低功耗模式,用于节能和/或热挑战
- 高性能模式,可加快处理速度
- 小尺寸封装选项,9mm x 9mm至27 mm x 27mm封装尺寸
- 2个时钟数据恢复 (CDR) 通道,高达1.25 Gbps,支持HP I/O上的SGMII
- Rx用CDR
- 8b/10b解码
- 用于每个CDR块的独立锁定损耗 (LOL) 检测器
- sysCLOCK™模拟PLL
- 3x (50K LC) 和4x (100K LC)
- 每个PLL 6路输出
- 小数N
- 可编程和动态相位控制
- 支持扩频时钟
- sysDSP增强型DSP模块
- 硬化预加法器
- 支持AI/ML的动态移位
- 四个18 x 18、八个9 x 9、两个18 x 36或36 x 36乘法器
- 高级18 x 36、两个18 x 18或四个8 x 8 MAC(每个sysDSP块)
- 灵活的内存资源
- 可提供高达3.7Mb sysMEM™嵌入式Block RAM (EBR)
- 可编程宽度
- 纠错编码 (ECC)
- 先进先出 (FIFO)
- 344Kb至639Kb分布式RAM
- 大型RAM块
- 每块0.5MB
- 每个器件高达7个(总计3.5Mb)
- 内部总线接口支持
- APB控制总线
- 用于数据总线的AHB-Lite
- AXI4-streaming 的产品评估板
- 快速、安全的配置
- 1个、2个和4个SPI,频率高达150MHz,支持主从SPI
- JTAG:
- I2C和I3C
- 超快速I/O配置,可实现即时接通支持(使用早期I/O释放功能)
- LFCPNX-100器件的完整器件配置小于30ms
- 加密引擎
- 比特流加密,使用AES-256
- 比特流身份验证,使用ECDSA
- 哈希算法、SHA和HMAC
- 真随机数发生器
- AES 128/256加密
- 单事件干扰 (SEU) 缓解支持
- 采用FD-SOI技术,软错误率 (SER) 极低
- 软错误检测、嵌入式硬宏
- 软错误校正,对用户设计操作透明
- 软错误注入,模拟SEU事件,以调试系统错误处理
- 双ADC、1MSPS、12位逐次逼近寄存器 (SAR),带同步采样、3个连续时间比较器
- 系统级支持
- 符合IEEE 1149.1和IEEE 1532标准
- 显示逻辑分析仪
- 片上振荡器,用于器件初始化和一般用途
- 1.0V核心电源
应用
- 智能SFP+和光学模块
- 控制平面安全和硬件管理
- 机器视觉
- 框架采集卡
- 智能相机AI处理
框图
视频
Technical Notes
发布日期: 2023-09-05
| 更新日期: 2025-03-24
