Lattice Semiconductor Mach-NX FPGA
Lattice Semiconductor Mach-NX现场可编程门阵列是低密度FPGA，包括增强的安全特性和由SoC和FPGA分区组成的片上双启动闪存。增强的安全特性包括高级加密标准（AES）AES-128/256、安全散列算法（SHA）SHA-256/384、椭圆曲线数字签名算法（ECDSA）、椭圆曲线集成加密方案（ECES）、哈希消息认证码（HMAC）HMAC-SHA256/384、公钥加密和唯一安全ID。
Mach-NX FPGA将安全飞地（高级384位基于硬件的加密引擎，支持可重新编程比特流保护）与逻辑单元 (LC) 和I/O模块相结合。安全飞地有助于保护固件，LC和I/O模块可实现系统控制功能，例如电源管理和风扇控制。这些元件可以验证和安装无线固件更新，使系统符合不断发展的安全指南和协议。Mach-NX FPGA的并行处理架构和双启动闪存配置可提供检测和从攻击中恢复所需的近瞬时响应时间（性能水平超出MCU等其他HRoT平台的功能）。
Lattice Semiconductor Mach-NX器件是一套可信根硬件解决方案，可轻松扩展以保护整个系统，具有增强的比特流安全性和用户模式功能。Mach-NX器件支持最新的行业标准I/O，具有突破性的I/O密度，并提供大量I/O可编程性选项。
特性
- 高达8.4K LC的用户逻辑、2669kb的用户闪存以及双启动闪存特性
- 多达379个可编程I/O，支持1.2/1.5/1.8/2.5/3.3 I/O电压
- 安全飞地支持384位加密，包括SHA、HMAC和ECC
- 通过Lattice Propel配置PFR和安全功能，从而简化开发人员体验
- 与同类CMOS技术相比，具有高度可靠、低功耗和3倍出色的SER性能
应用
- 安全启动和可信根
- 计算和存储
- 无线通信
- 工业控制系统
规范
- 解决方案
- 同类最佳的控制FPGA，具有高级安全功能，提供安全/认证启动和信任根功能
- 经过优化的占位面积、逻辑密度、I/O计数、I/O性能器件，用于I/O管理和逻辑应用
- 高I/O器件，用于I/O扩展应用
- 灵活的架构，具有高I/O与LC比，多达379个I/O引脚
- 加密安全飞地
- 高级加密标准 (AES)，AES-128/256加密/解密
- 安全哈希散列 (SHA)，SHA-256/384
- 椭圆曲线数字签名算法 (ECDSA)，基于ECDSA的身份验证
- Hash消息验证码 (HMAC), HMAC-SHA256
- 椭圆曲线集成加密方案 (ECES)、 ECES加密和解密
- 真随机数发生器 (TRNG)
- 使用椭圆曲线Diffie-Hellman (ECDH) 公钥加密的密钥管理
- 独特的安全ID
- 防范恶意攻击
- 连接SoC功能块的邮箱接口
- 支持联邦信息处理标准 (FIPS) 的安全协议
- 高性能、灵活的I/O缓冲
- 可编程sysI/O™缓冲区支持选定组上的多种接口：
- LVCMOS 3.3/2.5/1.8/1.5/1.2
- LVTTL
- LVDS、Bus-LVDS、MLVDS和LVPECL
- 施密特触发输入，迟滞高达0.5V
- 非常适合用于I/O桥接应用
- 慢/快压摆率控制
- I/O支持热插座
- 片上差分终端
- 可编程上拉或下拉模式
- 可编程sysI/O™缓冲区支持选定组上的多种接口：
- 预先设计的源同步I/O
- I/O单元中的DDR寄存器
- 专用变速逻辑
- 通用DDR、DDRx2和DDRx4
- 5个一次时钟输入
- 8个内部一次时钟线路
- 片上振荡器，精度为5.5%
- 每个器件2个模拟PLL，具有小数N频率合成、宽输入频率范围（7MHz至400MHz）
- IEEE标准1149.1边界扫描
- 符合IEEE 1532标准的系统内编程
- 非易失性、可重新配置
- 即时接通
- 多分段UFM，用于客户数据存储
- 单芯片安全解决方案
- 可通过JTAG、SPI或I2C编程
- 可重新配置闪存支持非易失性存储器的背景编程
- TransFR重新配置，现场逻辑更新，而I/O在选定组上保持系统状态
- SoC功能块
- 32位RISC-V处理器，带片上固件RAM和AHB-Lite主接口
- 加密安全飞地
- 片上硬化功能
- SPI
- I2C
- 定时器/计数器
- PFR
框图
其他资源
Nexus平台
发布日期: 2020-12-14
| 更新日期: 2025-10-15