Microchip Technology dsPIC33CH双核数字信号控制器

Microchip Technology dsPIC33CH双核数字信号控制器在单个芯片中集成了两个dsPIC DSC内核，一个设计用作主器件，而另一个则设计用作从器件。从内核用于执行专用、时间关键型控制代码，而主内核则用于运行用户界面、系统监测和通信功能以及最终应用的定制。

dsPIC33CH器件优化用于高性能数字电源、电机控制以及其他需要复杂算法的高端嵌入式应用，包括无线电源、服务器电源、无人机和汽车传感器等应用。例如，在数字电源中，从内核负责管理数学密集型算法，而主内核则独立管理PMBus^™协议栈并提供系统监控功能，从而提高整体系统性能和响应能力。因为在单个器件中分配两个DSC内核的总体工作负载，所以可通过更高的开关频率实现更高的功率密度，从而实现更小的元件。dsPIC33CH系列设计用于实时更新系统，这对于固件更新必须实现零停机时间的电源尤为重要。

dsPIC33CH器件有八种封装可选，从28引脚至80引脚，尺寸小至5mm x 5mm，实现了较高的设计灵活性。该器件的内存包括64KB至128KB的闪存。

特性

内核：双16位dsPIC33CH CPU
- 主内核和从内核的运行速度分别为90MIPS和100MIPS
- 用于主内核和从内核的独立外设
- 用于主内核和从内核的可配置共享资源
- 快速6周期除法
- 消息框和FIFO在主内核和从内核之间进行通信 (MSI)
- 高代码效率（C和汇编语言）架构
- 40位宽累加器
- 带双数据取操作的单周期 (MAC/MPY)
- 单周期、混合信号MUL及硬件除法
- 支持32位乘法
- 每内核有五组用于快速中断响应的中断上下文选择寄存器和累加器
- 零开销循环
用于实时控制的高性能外设
- 4 x 12位3.5 MSPS ADC
- 高速PWM，具有250ps分辨率、12通道
- 优化用于高性能数字电源、电机控制和需要复杂算法的应用
电源管理
- 低功耗管理模式（睡眠、空闲、休眠）
- 集成上电复位和欠压复位
主内核特性
- 内核频率：90MIPS (180MHz)
- 内部数据RAM：16KB
- 16位定时器：1
- DMA：6
- SCCP（捕获/比较/定时器）：8
- UART：2
- SPI/I²S：2
- I²C：2
- CAN灵活数据速率 (FD)：1
- SENT：2
- CRC：1
- QEI：1
- PTG：1
- CLC：4
- 16位高速 (250ps) PWM：4
- 12位、3.5Msps ADC：1
- 数字比较器：4
- 12位DAC/模拟CMP模块：1
- 看门狗定时器：1
- Deadman定时器：1
- 断点：3个复杂断点，5个简单断点
- 振荡器：1

从内核特性
- 内核频率：100MIPS (200MHz)
- 程序存储器：带LiveUpdate的24KB (PRAM) 双分区
- 内部数据RAM：4KB
- 16位定时器：1
- DMA：2
- SCCP（捕获/比较/定时器）：4
- UART：1
- SPI/I²S：1
- I²C：1
- QEI：1
- CLC：4
- 16位高速 (250ps) PWM：8
- 12位、3.5Msps ADC：3
- 数字比较器：4
- 12位DAC/模拟CMP模块：3
- 看门狗定时器：1
- 断点：1个复杂断点，2个简单断点
- 振荡器：1
时钟管理
- 内部振荡器
- 可编程PLL和振荡器时钟源
- 主内核参考时钟输出
- 从内核参考时钟输出
- 故障安全时钟监控器 (FSCM)
- 快速唤醒和启动
- 备用内部振荡器
- LPRC振荡器
调试器开发支持
- 电路内和应用内编程
- 支持同时调试主内核和从内核
- 支持仅调试主内核和仅调试从内核
- 符合IEEE 1149.2要求的 (JTAG) 边界扫描
- 跟踪缓冲器和运行时监视
工作条件
- 3.0V至3.6V，-40°C至+125°C
封装选项
- 80引脚TQFP (12mm x 12mm)
- 64引脚QFN (9mm x 9mm)
- 64引脚TQFN (10mm x 10mm)
- 48引脚uQFN (6mm x 6mm)
- 48引脚TQFN (7mm x 7mm)
- 36引脚uQFN (5mm x 5mm)
- 28引脚SSOP (10.2mm x 5.3mm)
- 28引脚uQFN (6mm x 6mm)