该款四通道ADC内核采用多级、差分流水线架构,并集成了输出纠错逻辑。每个ADC内核均具有宽带宽输入,支持用户可选的各种输入范围。在DDC、NSR和VDR模式下,用户可通过SPI可编程配置文件操作AD6684接收器。每对ADC数据输出通过纵横多路复用器连接到两个DDC。各DDC最多由五个级联信号处理级组成,包括48位频率转换器、NCO以及最多四个半带抽取滤波器。各ADC的输出连接到NSR模块。AD6684的集成NSR电路能够提高奈奎斯特带宽内较小频段的信噪比 (SNR) 性能,同时保持9位输出分辨率。
另外,用户可以将每对IF接收器输出配置为JESD204B子类1的高速串行输出的一个或两个通道。通过SYSREF±、SYNCINB±AB和SYNCINB±CD输入引脚,可提供多器件同步支持。
AD6684内置片上缓冲器和采样保持电路,专门针对低功耗、小尺寸和易用性而设计。得益于其总体设计,AD6684 135MHz四通道中频接收器非常适合用于通信应用,支持高达1.4GHz的模拟信号采样。
特性
- JESD204B(子类1)编码串行数字输出 通道速率最高达15Gbps
- 总功耗:1.68W (500MSPS) 每个模数转换器 (ADC) 通道:420mW
- SFDR:82dBFS(305MHz,1.8Vp-p输入范围)
- SNR:66.8dBFS(305MHz,1.8 V p-p输入范围)
- 噪声密度:−151.5dBFS/Hz(1.8Vp-p输入范围)
- 模拟输入缓冲器
- 片上抖动,以提高小信号线性度
- 灵活的差分输入范围 1.44Vp-p至2.16Vp-p(标称值1.80Vp-p)
- 82dB通道隔离/串扰
- 直流电源:0.975V、1.8V和2.5V
- 主接收器的噪声整形再量化器 (NSR) 选项
- 可变动态范围 (VDR) 选项支持数字预失真 (DPD)
- 集成4个宽带数字下变频器 (DDC) 48位数字控制振荡器 (NCO),最多级联4个半带滤波器
- 模拟输入全功率带宽:1.4GHz
- 幅度检测位支持实现高效自动增益控制 (AGC)
- 差分时钟输入
- 整数时钟分频值:1、2、4或8
- 片上温度二极管
- 灵活的JESD204B通道配置
应用
- 通信
- 分集多频段、多模数字接收器
- 3G/4G、W-CDMA、GSM、LTE、LTE-A
- HFC数字反向路径接收器
- 数字预失真观测路径
- 通用软件无线电
功能框图
发布日期: 2017-07-31
| 更新日期: 2022-04-18

