这款 ADC 内核采用多级、差分流水线架构,并集成了输出纠错逻辑。ADC具有宽带宽输入,支持用户可选的各种输入范围。集成基准电压源可简化设计。模拟输入和时钟信号是差分输入。ADC数据输出通过交叉多路复用器 (mux) 内部连接到四个数字降频转换器 (DDC)。各DDC最多由五个级联信号处理级组成:48位频率转换器、数字控制振荡器 (NCO) 以及最多四个半带抽取滤波器。NCO可以在通用输入/输出 (GPIO) 引脚上选择预设频段,最多可以选择三个频段。AD9699在DDC模式之间的运行可通过串行外设接口 (SPI) 可编程配置文件进行选择。
除DDC模块外,AD9699还具备其他功能,能够简化通信接收机的自动增益控制 (AGC) 功能。可编程阈值检测器支持通过ADC的寄存器0x0245的快速检测控制位监测进入的信号功率。如果输入信号电平超过可编程阈值,则快速检测指示器变为高电平。由于阈值指示器的延迟极短,因此用户可快速降低系统增益,以避免模数转换器输入端发生超量程情况。除快速检测输出外,AD9699还具有信号监控功能。信号监控模块提供关于ADC正在数字化的信号的额外信息。
用户可根据DDC配置和接收逻辑器件的可接受通道速率,在各种一通道、二通道、四通道或八通道配置中配置基于子类1 JESD204B的高速串行输出。通过SYSREF±和SYNCINB±输入引脚支持多器件同步。AD9699具有灵活的掉电选项,在需要时可以明显降低功耗。所有这些特性均可使用3线SPI进行编程。Analog Devices Inc. AD9699采用无铅12mm × 12mm、196焊球BGA封装,额定环境温度范围为-40°C至+85°C。
特性
- JESD204B(子类1)编码串行数字输出
- 支持每通道高达16Gbps速率
- 3GSPS时总功耗:2W(默认设置)
- −2dBFS振幅、2.6GHz输入时性能
- SFDR=70dBFS
- SNR=57.2dBFS
- −9dBFS振幅、2.6GHz输入时性能
- SFDR=78dBFS
- SNR=59.5dBFS
- 集成式输入缓冲器
- 噪声密度=−152dBFS/Hz
- 直流电源:0.975V、1.9V和2.5V
- 9GHz模拟输入满功率带宽 (−3dB)
- 振幅检测位,实现高效AGC
- 四个集成数字下变频器
- 48位NCO
- 四个级联的半带滤波器
- 相位相干NCO开关
- 最多四个通道
- 串行端口控制
- 整数时钟,具有双分频和四分频选项
- 灵活的JESD204B通道配置
- 片上抖动
应用
- 分集多频段和多模数字接收器
- 3G/4G、TD-SCDMA、W-CDMA、GSM、LTE、LTE-A
- 电子测试与测量系统
- 相控阵雷达和电子对抗
- DOCSIS 3.0 CMTS上游接收路径
- HFC数字反向路径接收器
- 激光雷达
功能框图
发布日期: 2022-01-11
| 更新日期: 2022-03-11

