特性
- 抖动=18fsRMS(集成BW:100Hz至100MHz)
- 抖动=27fsRMS(ADC SNR方法)
- 宽带噪底:-160dBc/Hz(12GHz时)
- PLL规格
- -239dBc/Hz:标准化带内相位噪底
- -147dBc/Hz:标称带内1/f噪声
- 相位检测器频率高达500MHz
- 基准输入频率高达1GHz
- 典型-100dBc PFD杂散
- 输出频率范围:800MHz至12.8GHz
- 参考输出延迟规格
- 零件间标准偏差:3ps
- 温度漂移:0.03ps/°
- 调整步长<±0.1ps
- 多芯片输出相位对准
- 重定时LVDS SYSREF输出
- 3.3V和5V电源
- 7mm x 7mm 48引脚LGA
应用
- 高性能数据转换器和MxFE时钟
- 无线基础设施(MC-GSM,5G年)
- 测试与测量
- 带集成数据转换器的FPGA
视频
框图
发布日期: 2024-06-24
| 更新日期: 2024-09-18

