ISSI QuadRAM器件
ISSI QuadRAM器件包含使用自刷新DRAM阵列的8Mb/16Mb/32Mb伪静态随机访问存储器 (RAM)。这些阵列的8Mb、16Mb和32Mb容量组织形式分别为8比特1M字、8比特2M字和8比特4M字。QuadRAM器件支持与JEDEC标准x4 xSPI闪存兼容的Quad DDR接口。这些器件支持低信号引脚数、隐藏刷新操作，并可在汽车级温度范围下工作。由于采用DDR操作，通过4个SIO引脚传输的最小数据大小为一个字节（8比特）。
特性
- 工业标准串行接口：
- 四通道DDR (x4 xSPI) 接口：
- 命令（1字节）= SDR
- 地址（2字节）和数据 = DDR
- 低信号数：
- 7个信号引脚（CS#、SCLK、DQSM和SIO0~SIO3）
- 高性能：
- 双倍数据速率 (DDR) 操作：
- 1.8V VCC时为200MHz (200 MB/s) (1)
- 3V VCC时为133MHz (133 MB/s)
- 读取操作期间的来源同步输出信号 (DQSM)
- 写入操作期间的数据掩码 (DQSM)
- 可配置读/写操作的延迟
- 支持可变延迟模式和固定延迟模式
- 可配置驱动强度
- 支持封装突发操作模式和连续模式
- 支持深度关机模式
- 隐藏刷新
- 双倍数据速率 (DDR) 操作：
- 突发操作：
- 可配置的绕回突发长度：
- 16、32、64和128
- 连续操作：
- 连续读取操作，直到阵列地址结束（未绕回）
- 连续写入操作，即使在阵列地址结束后（绕回到第一个地址）
- 可配置的绕回突发长度：
- 低耗电量：
- 1.7V至1.95V单一供电电压范围
- 2.7V至3.6V单一供电电压范围
- 硬件功能：
- SCLK输入：
- 串行时钟输入
- SIO0 – SIO3：
- 串行数据输入或串行数据输出
- DQSM：
- 在命令、地址交易期间作为更新冲突指示器输出
- 在读取数据交易期间作为读取数据选通器输出
- 在写入数据交易期间作为写入数据掩码输入
- RESET#：
- 硬件复位引脚
框图
发布日期: 2022-04-21
| 更新日期: 2024-03-05