特性
- 最多3个独立的DPLL通道
- 在12kHz至20MHz频段内具有180fs RMS的出色抖动性能,可满足10G/40G和100G PHY的抖动要求
- 两个可编程超低抖动合成器可生成1Hz至1045MHz之间的任何频率
- 一个可编程通用合成器可生成1Hz至180MHz范围内的任何时钟频率
- 8个差分或16个单端 (CMOS) 超低抖动输出以及两个通用CMOS输出
- 接受多达10个LVPECL/LVDS/HCSL/LVCMOS输入
- 任何输入基准电压源均可通过时钟、同步(帧脉冲)、时钟 /同步对或通过同步脉冲(嵌入式PPS ePPS和嵌入式PP2S ePP2S)调制的时钟进行馈电
- 多达四个可编程数字PLL/NCO,环路带宽范围为14Hz至470Hz,可同步至1kHz至900MHz的任何时钟速率,并同步至时钟和同步脉冲
- 基准故障时自动无中断基准切换和数字保持,初始保持精度优于1ppb(带后置保持滤波器)
- 通过SPI/I2C接口轻松进行配置和动态编程
- 由单个晶体谐振器或时钟振荡器供电
框图
发布日期: 2019-11-06
| 更新日期: 2023-06-20

