特性
- 借助带有85Ω Zout的LP-HCSL输出,可避免使用76个终端电阻,从而节省130mm2的面积
- 8个OE#引脚可配置为控制多达16路输出,便于电源管理
- 9个可选SMBus地址,用于多个器件共享同一个SMBus段
- 可选择的PLL带宽最大限度地降低级联PLL拓扑中的抖动峰值
- PLL带宽的硬件/SMBus控制和旁路更改模式,无需电源周期
- 扩频兼容轨道扩展输入时钟,用于降低EMI
- 支持100MHz PLL模式UPI
- DIF输入和DIF输出位于外排引脚上,便于电路板布线
- 6mm x 6mm双排80-GQFN超小型19路输出Z缓冲器
- 支持PCIe时钟架构:
- 共同时钟 (CC)
- 独立基准 (IR),带或不带扩频
- 输出特性:
- 19个低功耗 (LP) HCSL输出对,带85Ω Zout
规范
- 逐周期抖动:< 50ps
- 输出至输出偏移:< 50ps
- 输入至输出延迟固定在0ps
- 输入至输出延迟变化:< 50ps
- 相位抖动PCIe Gen4:< 0.5ps rms
- 相位抖动QPI/UPI > = 9.6GB/s < 0.2ps rms
- 相位抖动:IF-UPI < 1.0ps rms
应用
- 服务器
- 存储
- 网络
- SSD
9ZXL1951D时钟缓冲器框图
发布日期: 2018-07-04
| 更新日期: 2023-01-25

