除复位 (RESET) 和控制 (Cn) 输入为LVCMOS外,所有输入均为SSTL_18。除开漏错误 (QERR) 输出外,所有输出均为边沿控制电路,并且针对无端接DIMM负载进行了优化,符合SSTL_18规范。TI SN74SSTUB32866可配置寄存缓冲器通过差分时钟(CLK和/CLK)工作。数据在CLK高电平和CLK低电平交叉点寄存。
特性
- Texas Instruments Widebus+™系列成员
- 引脚分配优化DDR2 DIMM PCB布局
- 可配置为25位1:1或14位1:2寄存缓冲器
- 芯片选择输入可防止数据输出改变状态,最大限度地降低系统功耗
- 输出边缘控制电路可最大限度地降低未端接线路中的开关噪声
- 支持SSTL_18数据输入
- 差分时钟(CLK和CLK)输入
- 支持控制和RESET输入上的LVCMOS开关电平
- 检查与DIMM无关的数据输入上的奇偶校验
- 能够与第二SN74SSTUB32866级联
- 支持工业温度范围(-40 °C至85 °C)
发布日期: 2020-12-21
| 更新日期: 2024-10-24

