特性
- 支持VHDL和Verilog等传统HDL中的设计输入
- 支持称为IP积分器 (IPI) 的图形用户界面工具,可实现即插即用IP集成设计环境
- Vivado ML版本为复杂FPGA和SoC提供同类最佳的合成和实施,内置时序收敛和方法功能
- Vivado默认流中提供超快方法报告(report_methodology),有助于限制设计、分析结果和收敛时序
- Vivado的验证功能可有效验证设计功能,而其全面的调试功能使工程师能够有效地定位和解决复杂FPGA设计中的问题
- 动态功能交换 (DFX) 允许设计人员动态修改FPGA设计的部分
- 将部分位流下载到FPGA,而其余逻辑继续运行
- 动态功能交换可让设计人员转移到更少或更小的设备上,降低功耗并升级系统
视频
信息图
发布日期: 2024-05-06
| 更新日期: 2025-09-10

