Zentel DDR3 SDRAM
Zentel DDR3 SDRAM采用8位预取管线架构，可实现高速数据传输。SDRAM采用双数据速率架构，每个时钟周期两次数据传输。它们采用双向差分数据选通（DQS和/DQS），并发送和接收在接收器处捕获的数据，DQS以边缘对齐进行数据读取，以中心对齐进行数据写入。差分时钟输入（CK和或CK），DLL将DQ和DQS转换与CK转换对齐。
特性
- 采用8位预取管线架构实现高速数据传输
- 双数据速率架构：每个时钟周期两次数据传输
- 双向差分数据选通（DQS和/DQS），发送和接收在接收器处捕获的数据
- DQS以边缘对齐进行数据读取，以中心对齐进行数据写入
- 差分时钟输入（CK和/或CK）
- DLL将DQ和DQS转换与CK转换对齐
- 写数据数据掩码 (DM)
- 通过可编程增加延迟拖延CAS，实现更高命令和总线效率
- 片上端接 (ODT)，可提高信号质量
- 同步ODT
- 动态ODT
- 异步ODT
- 在每个正向CK沿输入命令，在DQS的两个沿引用数据和数据掩码
- 多功能寄存器 (MPR)，用于预定义模式读出
- ZQ校准，用于DQ驱动和ODT
- 可编程部分阵列自刷新 (PASR)
- RESET引脚，用于上电序列和复位功能
- SRT（自刷新温度）范围
- 正常/扩展
- 自动自刷新 (ASR)
- 可编程输出驱动器阻抗控制
- 符合JEDEC标准的DDR3/DDR3L
- 无RowHammer漏洞 (RH-Free)：内部检测/阻断电路
View Results ( 32 ) Page
| 物料编号 | 数据表 | 描述 |
|---|---|---|
| A3T2GF40CBF-HPI |  |
动态随机存取存储器 DDR3&DDR3L 2Gb, 128Mx16, 1866 at CL13, 1.35V&1.5V, FBGA-96, Ind. Temp. |
| A3T8GF33BBF-GML | |
动态随机存取存储器 DDR3L 8Gb, 1024Mx8 (1CS, 1ZQ), 1600 at CL11, 1.35V, FBGA-78 |
| A3T2GF40CBF-HP | |
动态随机存取存储器 DDR3&DDR3L 2Gb, 128Mx16, 1866 at CL13, 1.35V&1.5V, FBGA-96 |
| A3T1GF30CBF-GM | |
动态随机存取存储器 DDR3 1Gb, 128Mx8, 1600 at CL11, 1.5V, FBGA-78 |
| A3T1GF30CBF-GMI | |
动态随机存取存储器 DDR3 1Gb, 128Mx8, 1600 at CL11, 1.5V, FBGA-78, Ind. Temp. |
| A3T1GF30CBF-GML | |
动态随机存取存储器 DDR3L 1Gb, 128Mx8, 1600 at CL11, 1.35V, FBGA-78 |
| A3T1GF30CBF-GMLI | |
动态随机存取存储器 DDR3L 1Gb, 128Mx8, 1600 at CL11, 1.35V, FBGA-78, Ind. Temp. |
| A3T1GF40CBF-GM | |
动态随机存取存储器 DDR3 1Gb, 64Mx16, 1600 at CL11, 1.5V, FBGA-96 |
| A3T1GF40CBF-GMI | |
动态随机存取存储器 DDR3 1Gb, 64Mx16, 1600 at CL11, 1.5V, FBGA-96, Ind. Temp. |
| A3T1GF40CBF-GML | |
动态随机存取存储器 DDR3L 1Gb, 64Mx16, 1600 at CL11, 1.35V, FBGA-96 |
发布日期: 2021-06-28
| 更新日期: 2022-03-11