Renesas 8V19N882射频采样时钟发生器和抖动衰减器支持JESD204B(子类0和1)和JESD204C。两级PLL架构提供抖动衰减和频率乘法。第一级PLL是抖动衰减器,使用外部VCXO实现最佳相位噪声特性。在第二级,PLL锁定在第一个PLL输出信号上,并合成目标频率。第二级PLL可以使用内部或外部高频VCO。
8V19N882通过3/4线SPI接口进行配置,并在内部寄存器和通过GPIO[1:0]输出中报告锁定和信号损失状态。通过GPIO 输出报告内部状态位变化。
特性
- 高性能时钟射频采样时钟发生器和时钟抖动衰减器,支持JESD204B/C
- 低相位噪声:-144.7dBc/Hz(800kHz偏移;491.52MHz)
- 集成相位噪声:74fs RMS(12kHz至20MHz,491.52MHz)
- 双PLL架构,带内部和可选外部VCO
- 8个输出通道,总共16个输出
- 可配置整数时钟分频器
- 时钟输出频率高达3932.16MHz(内部VCO)和6GHz(可选外部VCO)
- 差分、低噪声I/O
- 确定性相位延迟和集成相位延迟电路
- 冗余输入时钟架构,带两个输入和监控器、保持和输入切换
- SPI 3/4线配置接口
- 1.8V、2.5V和3.3V电源电压
- 76-VFQFN (9mm × 9mm) 封装
- 板温度范围:-40°C至+105°C
应用
- 无线基础设施应用:4G、5G和mmWave
- 数据采集:抖动敏感ADC和DAC电路
- 雷达、成像、仪器仪表和医疗
简化框图
框图 (fVCO=3932.16MHz)
发布日期: 2021-03-25
| 更新日期: 2022-03-11

